机读格式显示(MARC)

• 000 01510nam2 2200397 4500

• 000 0000267691

• 001 0000216213

• 005 20110705103955.0

• 010 __ |a 978-7-5606-2482-2 |d CNY36.00

• 100 __ |a 20110705d2010 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 610000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a 数字电路设计及Verilog HDL实现 |9 shu zi dian lu she ji ji Verilog HDL shi xian |f 康磊，宋彩利，李润洲编著

• 210 __ |a 西安 |c 西安电子科技大学出版社 |d 2010

• 215 __ |a 398页 |d 26cm

• 300 __ |a 面向21世纪高等学校本科规划教材

• 330 __ |a 本书内容包括：数字系统设计概述、数字技术基础、Verilog基本语法、组合逻辑电路的分析和设计、时序逻辑电路的分析和设计、可编程逻辑器件原理、Verilog HDL综合设计实例、QuartusⅡ开发平台简介等。

• 606 0_ |a 数字电路 |x 电路设计 |x 高等学校 |j 教材

• 606 0_ |a VHDL语言 |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TN790.2 |v 4

• 690 __ |a TP312VH |v 4

• 701 _0 |a 李润洲 |9 li run zhou |4 编著

• 701 _0 |a 康磊 |9 kang lei |4 编著

• 701 _0 |a 宋彩利 |9 song cai li |4 编著

• 801 _0 |a CN |b |c 20110705

• 905 __ |a DQNU |d TN790.2/T32

• 909 __ |a 00935019 |b 平装 |f TN790.2/T32 |x ZRKX |e 001 |j 01

• 909 __ |a 00935020 |b 平装 |f TN790.2/T32 |x ZRKX |e 001 |j 01

• 909 __ |a 00935021 |b 平装 |f TN790.2/T32 |x ZRKX |e 001 |j 01

• 909 __ |a 00935017 |b 平装 |f TN790.2/T32 |x YBS |e 001 |j 01

• 909 __ |a 00935018 |b 平装 |f TN790.2/T32 |x ZRKX |e 001 |j 01

• 991 __

• 995 __ |a DQNU |b 00935017-21 |f TN790.2/T32 |s 5

• 999 __ |t C |A shsd1 |a 20110705 10:35:57 |M shsd1 |m 20110705 10:39:5