机读格式显示(MARC)

• 000 01771nam2 2200421 4500

• 000 0000257276

• 001 0000206201

• 005 20090728103257.0

• 010 __ |a 978-7-121-08947-3 |d CNY32.00

• 100 __ |a 20100930d2009 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字设计与综合 |A verilog hdl shu zi she ji yu zong he |d Verilog HDL |e a guide to digital design and synthesis |f (美)Samir Palnitkar著 |g 夏宇闻，胡燕祥，刁岚松等译 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2009

• 215 __ |a 306页 |c 图 |d 26cm

• 225 2_ |a 国外电子与通信教材系列

• 305 __ |a 据原书第2版译出

• 306 __ |a 本书中文简体字版专有出版权由Pearson Education(培生教育出版集团)授权出版

• 314 __ |a CIP题责任者汉译姓：帕尔尼卡

• 330 __ |a 本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。

• 461 _0 |1 2001 |a 国外电子与通信教材系列

• 510 1_ |a Verilog HDL |e a guide to digital design and synthesis |z eng

• 606 0_ |a 硬件描述语言 |x 程序设计 |j 教材

• 610 0_ |a Verilog HDL

• 690 __ |a TP312VH |v 4

• 701 _0 |c (美) |a 帕尔尼卡 |A pa er ni ka |c (Palnitkar, Samir) |4 著

• 702 _0 |a 胡燕祥 |A hu yan xiang |4 译

• 702 _0 |a 刁岚松 |A diao lan song |4 译

• 702 _0 |a 夏宇闻 |A xia yu wen |4 译

• 801 _0 |a CN |b CEPC |c 20100930

• 905 __ |a DQNU |d TP312VH/P01

• 909 __ |a 00771945 |b 平装 |f TP312VH/P01 |x ZRKX |e 001 |j 01

• 909 __ |a 00771946 |b 平装 |f TP312VH/P01 |x ZRKX |e 001 |j 01

• 909 __ |a 00771944 |b 平装 |f TP312VH/P01 |x YBS |e 001 |j 01

• 991 __012009219848

• 995 __ |a DQNU |b 00771944-6 |f TP312VH/P01 |s