机读格式显示(MARC)

• 000 01482nam2 2200385 4500

• 000 0000272297

• 001 0000220698

• 005 20110913203256.0

• 010 __ |a 978-7-121-12070-1 |d CNY36.00

• 100 __ |a 20110913d2011 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a FPGA/ASIC高性能数字系统设计 |9 FPGA/ASIC gao xing neng shu zi xi tong she ji |f 李洪革编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2011

• 215 __ |a 328页 |c 图 |d 26cm

• 300 __ |a 电子信息与电气学科规划教材·电子信息科学与工程类专业

• 330 __ |a 本书从硬件描述语言Verilog HDL描述入手，重点阐述了高性能集成化数字电路的电路结构、面积优化、时序优化、速度优化、功耗优化和可重构设计等问题。书中还给出了复杂数字系统的两种实现方案FPGA/ASIC的具体实现方案。

• 606 0_ |a 现场可编程门阵列 |x 系统设计 |x 高等学校 |j 教材

• 606 0_ |a 集成电路 |x 电路设计 |x 高等学校 |j 教材

• 610 0_ |a FPGA |a ASIC

• 690 __ |a TP332.1 |v 4

• 690 __ |a TN402 |v 4

• 701 _0 |a 李洪革 |9 li hong ge |4 编著

• 801 _0 |a CN |b |c 20110913

• 905 __ |a DQNU |d TP332.1/L25

• 909 __ |a 00956896 |b 平装 |f TP332.1/L25 |x ZRKX |e 001 |j 01

• 909 __ |a 00956897 |b 平装 |f TP332.1/L25 |x ZRKX |e 001 |j 01

• 909 __ |a 00956898 |b 平装 |f TP332.1/L25 |x ZRKX |e 001 |j 01

• 909 __ |a 00956894 |b 平装 |f TP332.1/L25 |x YBS |e 001 |j 01

• 909 __ |a 00956895 |b 平装 |f TP332.1/L25 |x ZRKX |e 001 |j 01

• 991 __

• 995 __ |a DQNU |b 00956894-98 |f TP332.1/L25 |s 5

• 999 __ |t C |A shsd1 |a 20110913 20:30:35 |M shsd1 |m 20110913 20:32:5