机读格式显示(MARC)

• 000 01151nam2 2200325 4500

• 000 0000238852

• 001 0000189830

• 005 20090506144450.0

• 010 __ |a 978-7-121-08292-4 |d CNY29.80

• 100 __ |a 20090504d2009 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计与验证 |A verilog hdl shu zi xi tong she ji yu yan zheng |f 乔庐峰编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2009

• 215 __ |a 255页 |c 图 |d 26cm

• 300 __ |a 电子信息与电气学科规划教材

• 330 __ |a 本书全面介绍如何使用Verilog HDL进行数字电路设计、仿真和验证。全书共分为Verilog HDL语法基础与基本电路单元设计、系统设计与验证和附录三个组成部分。

• 606 0_ |a 硬件描述语言 |x 程序设计 |x 高等学校 |j 教材

• 610 0_ |a Verilog HDL

• 690 __ |a TP312VH |v 4

• 701 _0 |a 乔庐峰 |A qiao lu feng |4 编著

• 801 _0 |a CN |b CEPC |c 20090506

• 905 __ |a DQNU |d TP312VH/Q40

• 909 __ |a 00737663 |b 平装 |f TP312VH/Q40 |x ZRKX |e 001 |j 01

• 909 __ |a 00737664 |b 平装 |f TP312VH/Q40 |x ZRKX |e 001 |j 01

• 909 __ |a 00737662 |b 平装 |f TP312VH/Q40 |x YBS |e 001 |j 01

• 991 __012009156586

• 995 __ |a DQNU |b 00737662-4 |f TP312VH/Q40 |s