大庆师范学院图书馆书目检索系统

Online Public Access Catalogue

题名/责任者:

Verilog HDL数字设计与综合:a guide to digital design and synthesis/(美)Samir Palnitkar著 夏宇闻，胡燕祥，刁岚松等译

出版发行项:

北京:电子工业出版社,2009

ISBN及定价:

978-7-121-08947-3/CNY32.00

载体形态项:

306页:图;26cm

并列正题名:

Verilog HDL:a guide to digital design and synthesis

丛编项:

国外电子与通信教材系列

个人责任者:

(美) 帕尔尼卡 (Palnitkar, Samir) 著

个人次要责任者:

胡燕祥 译

个人次要责任者:

刁岚松 译

个人次要责任者:

夏宇闻 译

学科主题:

硬件描述语言-程序设计-教材

非控制主题词:

Verilog HDL

中图法分类号:

TP312VH

版本附注:

据原书第2版译出

出版发行附注:

本书中文简体字版专有出版权由Pearson Education(培生教育出版集团)授权出版

责任者附注:

CIP题责任者汉译姓：帕尔尼卡

提要文摘附注:

本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。

豆瓣简介：